

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-087450
 (43)Date of publication of application : 30.03.1999

(51)Int.CI. H01L 21/66
 H01L 27/12
 H01L 29/786
 H01L 21/336


(21)Application number : 09-239173 (71)Applicant : MITSUBISHI MATERIALS SHILICON CORP
 (22)Date of filing : 04.09.1997 (72)Inventor : SUDO MITSURU
 NAKAI TETSUYA
 TOMIZAWA KENJI

(54) EVALUATING METHOD FOR CRYSTAL DEFECT OF SOI SUBSTRATE

(57)Abstract:

PROBLEM TO BE SOLVED: To accurately evaluate crystal defects in a surface Si layer, without complicating the evaluation process.

SOLUTION: This method comprises the steps of pasting an SOI substrate 11 to a bulk Si wafer 12 with a surface Si layer 11c of the substrate 11 facing the wafer 12, grinding and etching an Si base 11a and SiO₂ layer 11b of the substrate 11, while leaving only the Si layer 11c at the wafer 12, and etching the wafer 12 from the surface Si layer 11c, using a selectively etching liq. so as to make crystal defects 13 latent in the Si layer 11c.



LEGAL STATUS

[Date of request for examination] 01.06.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3635885

[Date of registration] 14.01.2005

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-87450

(43)公開日 平成11年(1999)3月30日

(51)Int.Cl.⁶
H 0 1 L 21/66

識別記号

F I
H 0 1 L 21/66

Q

27/12
29/786
21/336

27/12
29/78
6 2 4
6 2 6 C

審査請求 未請求 請求項の数 3 OL (全 9 頁) 最終頁に続く

(21)出願番号 特願平9-239173

(22)出願日 平成9年(1997)9月4日

(71)出願人 000228925

三菱マテリアルシリコン株式会社
東京都千代田区大手町一丁目5番1号

(72)発明者 須藤 充

東京都千代田区大手町1丁目5番1号 三菱マテリアルシリコン株式会社内

(72)発明者 中井 哲弥

東京都千代田区大手町1丁目5番1号 三菱マテリアルシリコン株式会社内

(72)発明者 富澤 慶治

東京都千代田区大手町1丁目5番1号 三菱マテリアルシリコン株式会社内


(74)代理人 弁理士 須田 正義

(54)【発明の名称】 SOI基板の結晶欠陥の評価方法

(57)【要約】

【課題】評価プロセスを複雑にすることなく、表面Si層中の結晶欠陥密度を正確に評価することができる。

【解決手段】先ずSOI基板11とバルクSiウェーハ12とをSOI基板11の表面Si層11cをバルクSiウェーハ12に対向させて貼合せ、SOI基板11のSi基部11a及びSiO₂層11bを研削及びエッチングして表面Si層11cのみをバルクSiウェーハ12側に残す。次にバルクSiウェーハ12を表面Si層11c側から選択エッティング液を用いてエッティングすることにより表面Si層11c中の結晶欠陥13を顕在化させる。



【特許請求の範囲】

【請求項1】 SOI基板(11)とバルクSiウェーハ(12)とを前記SOI基板(11)の表面Si層(11c)を前記バルクSiウェーハ(12)に対向させて貼合せる工程と、前記SOI基板(11)のSi基部(11a)及びSiO₂層(11b)を研削及びエッチングして前記表面Si層(11c)のみを前記バルクSiウェーハ(12)側に残す工程と、前記バルクSiウェーハ(12)を前記表面Si層(11c)側から選択エッチング液を用いてエッチングすることにより前記表面Si層(11c)中の結晶欠陥(13)を顕在化させる工程とを含むSOI基板の結晶欠陥の評価方法。

【請求項2】 SOI基板(11)と表面に酸化薄膜(32a)を有するバルクSiウェーハ(32)とを前記SOI基板(11)の表面Si層(11c)を前記バルクSiウェーハ(32)に対向させて貼合せる工程と、

前記SOI基板(11)のSi基部(11a)及びSiO₂層(11b)を研削及びエッチングして前記表面Si層(11c)のみを前記バルクSiウェーハ(32)側に残す工程と、

前記バルクSiウェーハ(32)を前記表面Si層(11c)側から前記酸化薄膜(32a)を介して選択エッチング液を用いてエッチングすることにより前記表面Si層(11c)中の結晶欠陥(13)を顕在化させる工程とを含むSOI基板の結晶欠陥の評価方法。

【請求項3】 SOI基板(11)と表面に酸化膜(52a)を有するバルクSiウェーハ(52)とを前記SOI基板(11)の表面Si層(11c)を前記バルクSiウェーハ(52)に対向させて貼合せる工程と、

前記SOI基板(11)のSi基部(11a)及びSiO₂層(11b)を研削及びエッチングして前記表面Si層(11c)のみを前記バルクSiウェーハ(52)側に残す工程と、

前記バルクSiウェーハ(52)を前記表面Si層(11c)側から選択エッチング液を用いてエッチングすることにより前記表面Si層(11c)中の結晶欠陥(13)を拡大しかつ前記表面Si層(11c)に前記バルクSiウェーハ(52)の酸化膜(52a)に達するエッチピット(54)を形成する工程と、

フッ酸を用いて前記エッチピット(54)から前記酸化膜(52a)をエッチングすることにより前記表面Si層(11c)中の結晶欠陥(13)を顕在化させる工程とを含むSOI基板の結晶欠陥の評価方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、SOI基板の結晶欠陥の密度を評価する方法に関するものである。

【0002】

【従来の技術】 従来、バルクSiウェーハ中の結晶欠陥密度の測定は、選択エッチング液で結晶欠陥部分でのエッチングレート差を利用して数μmのエッチピットを形成し、光学顕微鏡で観察することで、結晶欠陥の密度を求めていた。しかし、薄膜のSOI基板であるSIMOX

ウェーハでは、表面Si層の厚さが0.1μmオーダーと薄く、エッチピットを光学顕微鏡で観察できるまで大きくできないため、上記バルクSiウェーハ中の結晶欠陥密度の測定方法を用いることができない問題点があった。

【0003】 この点を解消するために、図6に示すように、SIMOXウェーハ1を表面Si層1c側からSeccoエッチング液を用いてエッチングすることにより表面Si層1c中の結晶欠陥3を拡大し、かつ表面Si層1cにSiO₂層1bに達するエッチピット4を形成した後(図6(b))、フッ酸を用いてエッチピット4からSiO₂層1bをエッチングして空洞1dを形成することにより(図6(c))表面Si層1c中の結晶欠陥3を顕在化させる方法(以下、E.C.エッチング法という)が知られている(J.Margail et al., in Silicon-on-Insulator Technology and Devices, W.E.Bailey, Editor, PV 92-13, p.207, The Electrochemical Society Proceedings Series, Pennington NJ(1992))。

【0004】

【発明が解決しようとする課題】 SIMOXウェーハには酸素イオン注入量の多い高ドーズSIMOXウェーハと、酸素イオン注入量の少ない低ドーズSIMOXウェーハがあり、またSIMOXウェーハ1の表面Si層1c中に発生する結晶欠陥3には、図6に示すように表面Si層1cを貫通する貫通転位3aと、表面Si層1c及びSiO₂層1bの界面に集中する積層欠陥1bとの2種類がある。高ドーズSIMOXウェーハでは貫通転位が主要な結晶欠陥であるのに対し、低ドーズSIMOXウェーハでは積層欠陥が主要な結晶欠陥である。

【0005】 上記E.C.エッチング法では、結晶欠陥が表面Si層中で厚さ方向に均一に分布する高ドーズSIMOXウェーハの結晶欠陥密度は正確に評価できる。しかし、上記E.C.エッチング法により、結晶欠陥が表面Si層内で厚さ方向に不均一に分布する低ドーズSIMOXウェーハの結晶欠陥密度を評価しようと、Seccoエッチング液によるエッチング速度が約25nm/秒と非常に速いため、積層欠陥を含むことが難しくなり、正確な結晶欠陥密度を評価できなくなる問題点があった。

【0006】 この点を解消するために、図7に示すように、酸化及びフッ酸エッチングにより積層欠陥3が露出するように表面Si層1cの厚さを制御し(図7(b))、この厚さが制御された表面Si層1cの上面にエピタキシャル成長により厚さ数μmのエピタキシャルSi層6を形成して表面Si層1c中の結晶欠陥3(貫通転位3a及び積層欠陥3b)を成長させた後(図7(c))、選択エッチング液(Seccoエッチング液)を用いてエピタキシャルSi層6を選択エッチングすることにより上記成長した結晶欠陥3を拡大してエッチピット7を形成し(図7(d))、更に光学顕微鏡で

観察する方法が知られている(A.Ogura et al., App1.Phys.Lett., 69, 1367(1996))。しかし、上記エッチング及びエピタキシャル成長後に選択エッチングを行って観察する方法では、評価プロセスが複雑になる問題点があった。

【0007】本発明の目的は、評価プロセスを複雑にすることなく、表面S*i*層中の結晶欠陥密度を正確に評価することができる、SOI基板の結晶欠陥の評価方法を提供することにある。本発明の別の目的は、SOI基板及びバルクS*i*ウェーハの貼合せ界面で結晶の面方位が完全に一致しない場合でも、この貼合せ界面に歪み、即ち結晶欠陥を発生させることのない、SOI基板の結晶欠陥の評価方法を提供することにある。

【0008】

【課題を解決するための手段】請求項1に係る発明は、図1に示すように、SOI基板11とバルクS*i*ウェーハ12とをSOI基板11の表面S*i*層11cをバルクS*i*ウェーハ12に対向させて貼合せる工程と、SOI基板11のS*i*基部11a及びS*i*O₂層11bを研削及びエッチングして表面S*i*層11cのみをバルクS*i*ウェーハ12側に残す工程と、バルクS*i*ウェーハ12を表面S*i*層11c側から選択エッチング液を用いてエッチングすることにより表面S*i*層11c中の結晶欠陥13を顕在化させる工程とを含むSOI基板の結晶欠陥の評価方法である。この請求項1に記載されたSOI基板の結晶欠陥の評価方法では、表面S*i*層11c全体をエッチングすることにより、表面S*i*層11c中の全ての結晶欠陥13を確実に選択エッチングすることができるので、表面S*i*層11c中の結晶欠陥密度13を正確に評価できる。また評価プロセスが比較的単純であるので、上記結晶欠陥13密度の評価を容易に行うことができる。

【0009】請求項2に係る発明は、図2に示すように、SOI基板11と表面に酸化薄膜32aを有するバルクS*i*ウェーハ32とをSOI基板11の表面S*i*層11cをバルクS*i*ウェーハ32に対向させて貼合せる工程と、SOI基板11のS*i*基部11a及びS*i*O₂層11bを研削及びエッチングして表面S*i*層11cのみをバルクS*i*ウェーハ32側に残す工程と、バルクS*i*ウェーハ32を表面S*i*層11c側から酸化薄膜32aを介して選択エッチング液を用いてエッチングすることにより表面S*i*層11c中の結晶欠陥13を顕在化させる工程とを含むSOI基板の結晶欠陥の評価方法である。この請求項2に記載されたSOI基板の結晶欠陥の評価方法では、SOI基板11及びバルクS*i*ウェーハ32の貼合せ界面で結晶の面方位が完全に一致しなくとも、上記貼合せ界面となるバルクS*i*ウェーハ32表面に格子不正の発生しない酸化薄膜32aを形成したので、貼合せ界面に歪みが生じず、従って貼合せ界面に面方位の不一致に基づく結晶欠陥が発生せず、表面S*i*層

11c中の結晶欠陥密度を正確に評価できる。

【0010】請求項3に係る発明は、図3に示すように、SOI基板11と表面に酸化膜52aを有するバルクS*i*ウェーハ52とをSOI基板11の表面S*i*層11cをバルクS*i*ウェーハ52に対向させて貼合せる工程と、SOI基板11のS*i*基部11a及びS*i*O₂層11bを研削及びエッチングして表面S*i*層11cのみをバルクS*i*ウェーハ52側に残す工程と、バルクS*i*ウェーハ52を表面S*i*層11c側から選択エッチング液を用いてエッチングすることにより表面S*i*層11c中の結晶欠陥13を拡大しかつ表面S*i*層11cにバルクS*i*ウェーハ52の酸化膜52aに達するエッチピット54を形成する工程と、フッ酸を用いてエッチピット54から上記酸化膜52aをエッチングすることにより表面S*i*層11c中の結晶欠陥13を顕在化させる工程とを含むSOI基板の結晶欠陥の評価方法である。この請求項3に記載されたSOI基板の結晶欠陥の評価方法では、表面S*i*層11cをS*i*O₂層11b側からE.C.エッチングを行うため、SOI基板11の表面S*i*層11c及びS*i*O₂層11bの界面付近にあった積層欠陥13aを確実に含むことができるので、正確な結晶欠陥13密度を評価することができる。

【0011】

【発明の実施の形態】次に本発明の第1の実施の形態を図面に基づいて説明する。図1に示すように、先ずSOI基板11とバルクS*i*ウェーハ12とをSOI基板11の表面S*i*層11cをバルクS*i*ウェーハ12に対向させて貼合せる(図1(c))。SOI基板11はこの実施の形態では酸素イオン注入量の少ない低ドーズS*i*MOXウェーハであり、S*i*基部11a上に埋込み酸化膜であるS*i*O₂層11bを介して表面S*i*層11cを有する。上記S*i*MOXウェーハ11とバルクS*i*ウェーハ12との貼合せは室温で行われる。先ず両ウェーハ11, 12を重ね合せた後、両ウェーハ11, 12の一部に僅かな圧力を加えると、その圧力を加えた部分から両ウェーハ11, 12の貼合せ面同士が結合し始め、数秒でウェーハ11, 12全体の結合が終了する。このままではウェーハ11, 12同士の結合力が弱いため、窒素雰囲気中(雰囲気は特に限定されず、酸素雰囲気でもよい。)で800~1400℃好ましくは900~1200℃の温度範囲で、1分~5時間好ましくは30分~2時間の熱処理を行う。

【0012】ここで上記熱処理温度を800~1400℃の範囲に限定したのは、800℃未満では貼合せ界面でボイドが発生する不具合があり、1400℃を越えるとウェーハが溶ける不具合があるからである。また上記熱処理時間を1分~5時間に限定したのは、1分未満では貼合せ強度が不十分となる不具合があり、5時間を超えるとプロセス時間が長くなる割りに貼合せ強度に殆ど変化がない不具合があるからである。上記熱処理して貼

合せ強度を向上したウェーハ11, 12のうちS IMOXウェーハ11のSi基部11aを平面研削(機械研削)してこのSi基部11aを1μm以上好ましくは5~10μm残す。これは研削ダメージが表面Si層11cまで達しないようにするためである。残ったSi基部11aはフッ硝酸やKOH等のシリコンエッティング液でエッティングし、Si基部11aを完全に取り除いてSiO₂層11bを露出させる。このSiO₂層11bをHFでエッティングすると、表面Si層11cのみがバルクSiウェーハ12側に残る(図1(d))。

【0013】次にバルクSiウェーハ12を表面Si層11c側から選択エッティング液を用いてエッティングすることにより表面Si層11c中の貫通転位13aや積層欠陥13bの結晶欠陥13を顕在化させる(図1(e))。上記選択エッティング液としてはS e c c oエッティング液、W r i g h tエッティング液、D a s hエッティング液等が用いられる。更にバルクSiウェーハ12上に顕在化した結晶欠陥13、即ちエッチピット14を光学顕微鏡により観察して、表面Si層11c中の結晶欠陥13密度を評価する。

【0014】このSOI基板の結晶欠陥の評価方法では、表面Si層11c全体をエッティングすることにより、バルクSiウェーハ12上に表面Si層11c中の結晶欠陥13に基づく比較的の形状の大きなエッチピット14が形成される、即ち表面Si層11c中の全ての結晶欠陥13を確実に選択エッティングすることができる。この結果、表面Si層11c中の結晶欠陥13密度を正確に評価することができる。

【0015】図2は本発明の第2の実施の形態を示す。図2において図1と同一符号は同一部品を示す。この実施の形態では、先ずSOI基板11と表面に酸化薄膜32aを有するバルクSiウェーハ32とをSOI基板11の表面Si層11cをバルクSiウェーハ52に対向させて貼合せる(図2(c))。この酸化薄膜32aの厚さは1~100nm程度である。上記SOI基板11は第1の実施の形態と同様に低ドーズS IMOXウェーハである。またバルクSiウェーハ32表面の酸化薄膜32aはバルクSiウェーハ32を酸素雰囲気中で600~1200℃に10~200分間保持することにより形成される。

【0016】上記S IMOXウェーハ11とバルクSiウェーハ32との貼合せは第1の実施の形態と同様に室温で行われる。先ず両ウェーハ11, 32を重ね合せた後、両ウェーハ11, 32の一部に僅かな圧力を加えると、その圧力を加えた部分から両ウェーハ11, 32の貼合せ面同士が結合し始め、数秒でウェーハ11, 32全体の結合が終了する。このままではウェーハ11, 32同士の結合力が弱いため、窒素雰囲気中(雰囲気は特に限定されず、酸素雰囲気でもよい。)で800~1400℃好ましくは900~1200℃の温度範囲で、1

分~5時間好ましくは30分~2時間の熱処理を行う。

【0017】上記熱処理して貼合せ強度を向上したウェーハ11, 32のうちS IMOXウェーハ11のSi基部11aを平面研削(機械研削)してこのSi基部11aを1μm以上好ましくは5~10μm残す。これは研削ダメージが表面Si層11cまで達しないようにするためである。残ったSi基部11aはフッ硝酸やKOH等のシリコンエッティング液でエッティングし、Si基部11aを完全に取り除いてSiO₂層11bを露出させる。このSiO₂層11bをHFでエッティングすると、表面Si層11cのみがバルクSiウェーハ32側に残る(図2(d))。

【0018】次にバルクSiウェーハ32を表面Si層11c側から酸化薄膜32aを介して選択エッティング液を用いてエッティングすることにより表面Si層11c中の貫通転位13aや積層欠陥13bの結晶欠陥13を顕在化させる(図2(e))。上記選択エッティング液としてはS e c c oエッティング液が例示される。ここで酸化薄膜32aは1~100nmと極めて薄いため、フッ酸を含有するS e c c oエッティング液でも比較的容易にエッティングできる。更にバルクSiウェーハ12上に顕在化した結晶欠陥13、即ちエッチピット14を光学顕微鏡により観察して、表面Si層11c中の結晶欠陥13密度を評価する。

【0019】ところで、バルクSiウェーハ表面に酸化薄膜を形成せずに、SOI基板とバルクSiウェーハを貼合せたときに、この貼合せ界面で結晶の面方位がずれる(格子不正が生じる)と、格子不正を緩和させようとして貼合せ界面で歪みが発生する。この状態で熱処理を行うと、上記貼合せ界面で新たに結晶欠陥が発生する場合があり、この新たな欠陥も評価される恐れがあった。そこで、図2に示すように、SOI基板11及びバルクSiウェーハ32の貼合せ界面のうちバルクSiウェーハ32表面に、アモルファスであるため格子不正を発生しない酸化薄膜32aを形成したので、貼合せ界面に歪みが生じない。この結果、貼合せ界面に面方位の不一致に基づく結晶欠陥が発生しないので、表面Si層11c中の結晶欠陥密度を正確に評価できる。

【0020】図3は本発明の第3の実施の形態を示す。図3において図1と同一符号は同一部品を示す。この実施の形態では、先ずSOI基板11と表面に酸化膜52aを有するバルクSiウェーハ52とをSOI基板11の表面Si層11cをバルクSiウェーハ52に対向させて貼合せる(図3(c))。この酸化膜52aの厚さは100~500nm程度である。上記SOI基板11は第1の実施の形態と同様に低ドーズS IMOXウェーハである。またバルクSiウェーハ52表面の酸化膜52aはバルクSiウェーハ52を酸素雰囲気中で600~1200℃に10~200分間保持することにより形成される。

【0021】上記SIMOXウェーハ11とバルクSiウェーハ52との貼合せは第1の実施の形態と同様に室温で行われる。先ず両ウェーハ11, 52を重ね合せた後、両ウェーハ11, 52の一部に僅かな圧力を加えると、その圧力を加えた部分から両ウェーハ11, 52の貼合せ面同士が結合し始め、数秒でウェーハ11, 52全体の結合が終了する。このままではウェーハ11, 52同士の結合力が弱いため、窒素雰囲気中（雰囲気は特に限定されず、酸素雰囲気でもよい。）で800～1400°C好ましくは900～1200°Cの温度範囲で、1分～5時間好ましくは30分～2時間の熱処理を行う。

【0022】上記熱処理して貼合せ強度を向上したウェーハ11, 52のうちSIMOXウェーハ11のSi基部11aを平面研削（機械研削）してこのSi基部11aを1μm以上好ましくは5～10μm残す。これは研削ダメージが表面Si層11cまで達しないようにするためである。残ったSi基部11aはフッ硝酸やKOH等のシリコンエッティング液でエッティングし、Si基部11aを完全に取り除いてSiO₂層11bを露出させる。このSiO₂層11bをHFでエッティングすると、表面Si層11cのみがバルクSiウェーハ52側に残る（図3(d)）。

【0023】次に表面Si層11cを有するバルクSiウェーハ52をE. C. エッティング法によりエッティングする（図3(e)及び図3(f)）。即ちバルクSiウェーハ52を表面Si層11c側から選択エッティング液を用いてエッティングすることにより表面Si層11c中の結晶欠陥13（貫通転位13a及び積層欠陥13b）を拡大し、かつ表面Si層11cにバルクSiウェーハ52の酸化膜52aに達するエッチピット54を形成した後（図3(e)）、フッ酸を用いてエッチピット54から酸化膜52aをエッティングして空洞52bを形成することにより、表面Si層11c中の結晶欠陥13を頭在化させる（図3(f)）。上記選択エッティング液としてはSeccoエッティング液、Wrightエッティング液、Dashエッティング液等が用いられる。更に上記頭在化した結晶欠陥13を光学顕微鏡により観察して、表面Si層11c中の結晶欠陥13密度を評価する。

【0024】このSOI基板の結晶欠陥の評価方法では、バルクSiウェーハ52上に残った表面Si層11cを既に除去されたSiO₂層11b側からE. C. エッティングするため、表面Si層11c中のうち表面Si層11c及びSiO₂層11bの界面付近にあつた積層欠陥13bを確実に含むことができる。この結果、表面Si層11c中の結晶欠陥13密度を正確に評価することができる。なお、上記第1、第2及び第3の実施の形態では、SOI基板として低ドーズSIMOXウェーハを挙げたが、高ドーズSIMOXや、表面酸化膜を介して高温で接合するウェーハ接合SOI基板や、水素イオン注入後昇温によるカットにて形成されるSOI基板等

にも適用できる。

【0025】

【実施例】次に本発明の実施例を図面に基づいて詳しく説明する。

<実施例1>図1に示すように、先ず低ドーズSIMOXウェーハ11とバルクSiウェーハ12とを用意し（図1(a)及び図1(b)）、SIMOXウェーハ11の表面Si層11cをバルクSiウェーハ12に対向させた状態で両ウェーハ11, 12を室温で重ね合せた後（図1(c)）、両ウェーハ11, 12の一部に僅かな圧力を加えた。これにより両ウェーハ11, 12の貼合せ面同士が結合し始め、数秒でウェーハ11, 12全体が結合した。この結合したウェーハ11, 12を窒素雰囲気中で1100°Cに2時間保持して熱処理を行った。

【0026】次にこの熱処理したウェーハ11, 12のうちSIMOXウェーハ11のSi基部11aを平面研削（機械研削）してこのSi基部11aを10μm残し、この残ったSi基部11aをフッ硝酸でエッティングして完全に取り除き、SiO₂層11bを露出させた。このSiO₂層11bをHFでエッティングして、表面Si層11cのみをバルクSiウェーハ12側に残した（図1(d)）。更にバルクSiウェーハ12を表面Si層11c側からSeccoエッティング液を用いてエッティングすることにより表面Si層11c中の貫通転位13aや積層欠陥13bの結晶欠陥13を頭在化させた（図1(e)）。

【0027】<実施例2>図3に示すように、低ドーズSIMOXウェーハ11と表面に約300nmの厚さの酸化膜52aを有するバルクSiウェーハ52とを用意し（図3(a)及び図3(b)）、SIMOXウェーハ11の表面Si層11cをバルクSiウェーハ52に対向させた状態で両ウェーハ11, 52を室温で重ね合せた後（図3(c)）、両ウェーハ11, 52の一部に僅かな圧力を加えた。これにより両ウェーハ11, 52の貼合せ面同士が結合し始め、数秒でウェーハ11, 52全体が結合した。この結合したウェーハ11, 52を窒素雰囲気中で1100°Cに2時間保持して熱処理を行った。次にこの熱処理したウェーハ11, 52のうちSIMOXウェーハ11のSi基部11aを平面研削（機械研削）してこのSi基部11aを10μm残し、この残ったSi基部11aをフッ硝酸でエッティングして完全に取り除き、SiO₂層11bを露出させた。このSiO₂層11bをHFでエッティングして、表面Si層11cのみをバルクSiウェーハ52側に残した（図3(d)）。

【0028】更に表面Si層11cを有するバルクSiウェーハ52をE. C. エッティング法によりエッティングした（図3(e)及び図3(f)）。即ちバルクSiウェーハ52を表面Si層11c側からSeccoエッチ

ング液を用いてエッティングすることにより表面 S_i 層 1 c 中の結晶欠陥 13 を拡大し、かつ表面 S_i 層 11 c にバルク S_i ウェーハ 5 2 の酸化膜 5 2 a に達するエッチピット 5 4 を形成した後(図 3 (e))、フッ酸を用いてエッチピット 5 4 から酸化膜 5 2 a をエッティングして空洞 5 2 b を形成することにより、表面 S_i 層 11 c 中の結晶欠陥 13 を顕在化させた(図 3 (f))。

【0029】<比較例1>図 6 に示すように、低ドーズ SIMOX ウェーハ 1 を用意し(図 6 (a))、SIMOX ウェーハ 1 を表面 S_i 層 1 c 側から $Secco$ エッティング液を用いてエッティングすることにより表面 S_i 層 1 c 中の結晶欠陥 3 を拡大し、かつ表面 S_i 層 1 c に S_iO_2 層 1 b に達するエッチピット 4 を形成した(図 6 (b))。次にフッ酸を用いて上記エッチピット 4 から S_iO_2 層 1 b をエッティングして空洞 1 d を形成することにより表面 S_i 層 1 c 中の結晶欠陥 3 を顕在化させた(図 6 (c))。

【0030】<比較試験及び評価>実施例 1 の $Secco$ エッティング液によるエッティング工程において、全ての表面 S_i 層をエッティングした後、更にバルク S_i ウェーハをエッティングしたときの、このバルク S_i ウェーハの厚さ方向のエッティング量を 2.7.5.4.6.7 及び 13.5 μm にそれぞれ変えて結晶欠陥密度を光学顕微鏡により観察して測定した。その結果を図 3 に示す。図 4 から明らかなように、結晶欠陥密度は表面 S_i 層及びバルク S_i ウェーハのエッティング量に依存せず一定の値を示しており、この値が表面 S_i 層中の結晶欠陥密度である。この値は電子顕微鏡で測定した値と一致した。

【0031】また実施例 2 の $Secco$ エッティング液によるエッティング後の表面 S_i 層の厚さを 100、550、700、1000、1250 及び 1750 オングストロームにそれぞれ変えて結晶欠陥密度を光学顕微鏡により測定した。これと同様に比較例 1 の $Secco$ エッティング液によるエッティング後の表面 S_i 層の厚さを 400、550、950、1200、1500 及び 1700 オングストロームにそれぞれ変えて結晶欠陥密度を光学顕微鏡により測定した。これらの結果を図 5 に示す。図 5 から明らかなように、実施例 2 では、結晶欠陥密度が表面 S_i 層の厚さに依存せず一定の値を示しており、この値が表面 S_i 層中の結晶欠陥密度である。しかし、比較例 1 では、表面 S_i 層及び S_iO_2 層の界面に近付くに従って結晶欠陥密度が増加した。これは低ドーズ SIMOX ウェーハでは積層欠陥が主要な結晶欠陥であり、結晶欠陥密度が積層欠陥の大きさと $Secco$ エッティング後の表面 S_i 層の厚さにより大きく変化したためである。

【0032】

【発明の効果】以上述べたように、本発明によれば、 SOI 基板とバルク S_i ウェーハとを SOI 基板の表面 S_i 層をバルク S_i ウェーハに対向させて貼合せ、 SOI

基板の S_i 基部及び S_iO_2 層を研削及びエッティングして表面 S_i 層のみをバルク S_i ウェーハ側に残し、更にバルク S_i ウェーハを表面 S_i 層側から選択エッティング液を用いてエッティングすることにより表面 S_i 層中の結晶欠陥を顕在化させたので、表面 S_i 層全体をエッティングすることにより、表面 S_i 層中の全ての結晶欠陥を確実に選択エッティングすることができる。この結果、表面 S_i 層中の結晶欠陥密度を正確に評価することができる。また評価プロセスが比較的単純であるので、上記結晶欠陥密度の評価を容易に行うことができる。

【0033】また SOI 基板と表面に酸化薄膜を有するバルク S_i ウェーハとを SOI 基板の表面 S_i 層をバルク S_i ウェーハに対向させて貼合せ、 SOI 基板の S_i 基部及び S_iO_2 層を研削及びエッティングして表面 S_i 層のみをバルク S_i ウェーハ側に残し、更にバルク S_i ウェーハを表面 S_i 層側から酸化薄膜を介して選択エッティング液を用いてエッティングすることにより表面 S_i 層中の結晶欠陥を顕在化されば、 SOI 基板及びバルク S_i ウェーハの貼合せ界面で結晶の面方位が完全に一致しなくとも、上記貼合せ界面となるバルク S_i ウェーハ表面に格子不正の発生しない酸化薄膜を形成したので、貼合せ界面に歪みが生じない。この結果、貼合せ界面に面方位の不一致に基づく結晶欠陥が発生せず、表面 S_i 層中の結晶欠陥密度を正確に評価できる。

【0034】更に SOI 基板と表面に酸化膜を有するバルク S_i ウェーハとを上記と同様に貼合せ、 SOI 基板の S_i 基部及び S_iO_2 層を研削及びエッティングして表面 S_i 層のみをバルク S_i ウェーハ側に残し、バルク S_i ウェーハを表面 S_i 層側から選択エッティング液を用いてエッティングすることにより表面 S_i 層中の結晶欠陥を拡大しつつ表面 S_i 層にバルク S_i ウェーハの酸化膜に達するエッチピットを形成し、更にフッ酸を用いてエッチピットから酸化膜をエッティングすることにより表面 S_i 層中の結晶欠陥を顕在化されば、表面 S_i 層を S_iO_2 層側から E. C. エッティングするため、 SOI 基板の表面 S_i 層及び S_iO_2 層の界面付近にあった積層欠陥を確実に含むことができる。この結果、表面 S_i 層中の結晶欠陥密度を正確に評価することができる。これら本発明の SOI 基板の結晶欠陥の評価方法は、従来の E. C. エッティング法では評価が難しかった、酸素イオン注入量が少なく積層欠陥を主とする低ドーズ SIMOX ウェーハの結晶欠陥密度を正確に評価することができる。

【図面の簡単な説明】

【図 1】本発明の第 1 実施形態及び実施例 1 の SOI 基板の結晶欠陥を評価するための作業手順を示す図。

【図 2】本発明の第 2 実施形態を示す図 1 に対応する図。

【図 3】本発明の第 3 実施形態及び実施例 2 を示す図 1 に対応する図。

【図4】実施例1のバルクSiウェーハを表面Si層側からエッチングし、そのエッチング量の厚さ方向の変化に対する結晶欠陥密度の変化を示す図。


【図5】実施例2及び比較例1のSeccoエッチング後の表面Si層の厚さを変えたときの結晶欠陥密度の変化をそれぞれ示す図。

【図6】従来例を示す図1に対応する図。


【図7】別の従来例を示す図1に対応する図。

【符号の説明】


【図1】




【図2】




【図4】




【図5】




【図3】



【図6】



【図7】



フロントページの続き

(51) Int.C1.⁶

識別記号

F I

H 0 1 L 29/78

6 2 7 D